このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。
2004年6月18日
ダブルゲート型FD-SOIトランジスタを用いた
4トランジスタ型SRAMセルを考案
リーク電流を従来比で約1/1000に低減、システムLSIへの搭載が可能に
日立製作所中央研究所（所長：西野 壽一）は、モバイル情報機器向けのシステムLSIに適した小面積で低電力の新構造SRAMセルを考案し、シミュレーションによりその有効性を確認しました。新しいSRAMセルは、ダブルゲート構造のFD−SOI（Fully Depleted-Silicon On Insulator）*1トランジスタ4個で構成されるもので、待機時のリーク電流を従来の4トランジスタ型SRAMセルに比べて、約1/1000に低減できる見込みが得られました。本技術は、小型で高集積に適した4トランジスタ型SRAMセルを、低電力性能を必須とするシステムLSIに搭載することを可能にする技術です。
近年、急速に市場が拡大しているモバイル情報機器の高性能化は、その心臓部となるシステムLSIの高性能化に牽引されてきました。システムLSIの性能指標には高速性に加え、モバイル機器の電池寿命に寄与する低消費電力性が挙げられます。システムLSIにはオンチップメモリとして多くのSRAMが搭載されているため、SRAMの性能と消費電力がシステムLSI全体の性能に影響を及ぼしています。しかし、SRAMの微細化とともに、リーク電流の増大や素子のばらつきが生じ、高速性と低消費電力性の両立が困難となってきました。このため、プロセスノード90nm世代では、様々な回路技術を取り入れて問題の解決がなされています。しかし、65nm世代以降になると、回路対策だけでは不十分となることが指摘されており、デバイス構造を含めた、新しい技術の開発が求められます。
このような背景から、当社中央研究所は、システムLSIのオンチップメモリ向けに、FD-SOI*1トランジスタを用いて、小面積で低動作電力性能に優れた、4個のトランジスタで構成される新構造のSRAMメモリセルを考案しました。
新たに開発したSRAMセルの特長は次の通りです。
- ダブルゲート型FD-SOIトランジスタ
他のSOIデバイスに比べ、デバイス製造時のばらつきが低く、リーク電流の少ないFD-SOIを用いました。さらに、通常のトランジスタはゲート電極1つで電流制御を行いますが、今回は2つのゲート電極を有する"ダブルゲート型トランジスタ構造"を採用し、電流の制御性を高めました。
- リーク電流を削減するフィードバック回路技術
新型メモリセルは4個のトランジスタで構成されますが、従来、4トランジスタ型セルは、待機時のリーク電流を使ってデータの保持を行っていたため、一般的な6トランジスタ型セルに比べ、消費電力が高くなるという課題がありました。今回、トランジスタの電流量を制御し、リーク電流を低減できるフィードバック回路を考案しました。この回路はメモリセル内に設けられ、ダブルゲートによってトランジスタの電流量を4段階に制御します。これにより、データ保持動作に必要な電流量を必要な部分にだけ流せるようになり、リーク電流の大幅な低減が可能となりました。
今回考案した4トランジスタ型セルについてシミュレーションによる評価を行ったところ、従来の4トランジスタ型に比べ、待機時リーク電流を約1/1000に、動作速度を20%向上できるこが確認できました。この結果、低電力動作が必須となるシステムLSIにも適用可能であることがわかりました。
また、今回開発したフィードバック回路は、従来の6トランジスタ型セルについても、リーク電流を1/20に、速度を20%向上できることが確認できました。4トランジスタと6トランジスタのメモリセルは同一のLSI上に混載することができます。このため、用途に応じ、小型・高集積化に適した4トランジスタ型と、高速性能に優れた６トランジスタ型を選択的に採用し、システムLSI全体の性能を向上させることが期待できます。
なお、本成果は、2004年6月１7日から米国・ホノルルで開催される半導体回路に関する国際会議「2004 Symposium on VLSI Circuits」にて発表されました。
 |
|
用語
|
| *1 |
FD-SOI： |
| |
Fully Depleted Silicon on Insulator(完全空乏型SOI)。シリコン基板上に絶縁膜を形成しその上のSOI層にトランジスタを形成した構造をSOIトランジスタと呼ぶ。FD-SOIとは、SOI層が50nm以下でチャネル領域が完全に空乏化したトランジスタで、オンしたときの電流が高くオフしたときのリーク電流が少なくトランジスタの性能が高い。 |
 | | お問い合わせ先 |
株式会社 日立製作所 中央研究所 企画室 [担当：内田、木下]
〒185-8601 東京都国分寺市東恋ケ窪一丁目280番地
TEL (042)327-7777(ダイヤルイン)
以上
Global Sites
お問い合わせ 
